Ime kompanije: HDL Design House

Delatnost: Poluprovodnici, dizajn i verifikacija čipova

Broj zaposlenih: 170

Poslovanje sa inostranstvom (koje zemlje): USA, Canada, Nemačka, Francuska, Engleska, Švajcarska, Austrija, Izrael, Belgija…

Opis potrebnih kadrova

Potreban obrazovni profil:

studenti sledećih smerova:

  • elektronske komponente i mikrosistemi
  • telekomunikacije
  • elektronika
  • raučunarstvo i informatika

Zahtevan broj godina studija: završna godina ili master

Zahtevan nivo poznavanja stranih jezika: English B

Rad na računaru: Znanje programskog jezika C/C++ . MS Office / Linux

Poželjne dodatne veštine:

Za verification: 

– poznavanje scripting languages (e.g. bash, csh, awk, Perl). 

– poznavanje tool-ova za rad sa fajlovima ( version control system – e.g. CVS/SVN, git).

Za digital design:

– poznavanje scripting languages (e.g. bash, csh, awk, Perl). 

– poznavanje tool-ova za rad sa fajlovima ( version control system – e.g. CVS/SVN, git).

– poznavanje  ARM CPU System Architecture

Za analog design:

-poznavanje mixed-signal dizajna i dizajna analognih integrisanih kola

– razumevanje naprednih CMOS tehnoloskih procesa i SoC dizajn metodologije za potrebe dizajna analognih integrisanih kola

– iskustvo sa CAD alatima za crtanje sema, izradu layout-a, i verifikaciju dizajna analognih integrisanih kola

– iskustvo u radu sa SPICE i Mixed-Signal simulatorima

Radno iskustvo: nije potrebno radno iskustvo. Za sve inženjere bez iskustva predviđena je tehnička obuka od 4 do 6 meseci. Obuka je organizovana u prostorijama HDL Design House, a vodi je senior inženjer sa predavačkim iskustvom sa elektrotehničkog fakulteta.
Trening je organizovan na osnovu Cadence (Incisive/Xcelium, Genus, Innovus, Tempus) and Mentor (QuestaSim) alata.
Tokom perioda obuke inženjeri neće imati druge zadatke i imaće potpuno isplaćenu platu.

Raspoloživa radna mesta:

  • Junior Verification Engineer
  • Junior Digital Design Engineer
  • Junior Analog Engineer
  • Junior Firmware Engineer
  • Junior System Administrator

Raspoložive prakse:

*Letnja praksa – jun-avgust 2020.
Pozicije:
Junior Verification Engineer
Junior Digital Design Engineer

O kompaniji: 

HDL Design House delivers leading-edge digital, analog, and back-end design and verification services and products in numerous areas of SoC and complex FPGA designs. The company also develops IP cores, developed and verified using Cadence tools and flow, and component (VITAL) models for major SoC product developers. Founded in 2001 and currently employing 170 engineers working in three design centers in Serbia and Greece, HDL Design House’s mission is to deliver high quality products and services, with flexible licensing models, competitive pricing and responsible technical support. The company was awarded ISO 9001:2008 and ISO 27001:2013 certifications in December 2006 and has achieved certifications from Direct Assessment Services (DAS). For more information, please visit www.hdl-dh.com

Kontakt:
Adresa: Golsvortijeva 35, 11000 Beograd
Tel: 011/7859655
Fax: /
E-mail: t-uzelac@hdl-dh.com
Web: www.hdl-dh.com
Kontakt osoba: Tamara Uzelac